4 мин. чтения
8/28/2023 7:20:01 AM

IBM разрабатывает новый 64-ядерный вычислительный чип со смешанными сигналами в памяти

Article Preview Image Визуализация чипа проекта IBM HERMES.Авторы и права: Ле Галло и др.

На протяжении десятилетий инженеры-электронщики пытались разработать все более совершенные устройства, которые могли бы выполнять сложные вычисления быстрее и потреблять меньше энергии.Это стало еще более очевидным после появления искусственного интеллекта (ИИ) и алгоритмов глубокого обучения, к которым обычно предъявляются существенные требования как с точки зрения хранения данных, так и с точки зрения вычислительной нагрузки.

Многообещающий подход к запуску этих алгоритмов известен как аналоговые вычисления в памяти (AIMC).Как следует из названия, этот подход заключается в разработке электроники, которая может выполнять вычисления и хранить данные на одном чипе.Чтобы реально добиться улучшения скорости и энергопотребления, этот подход в идеале должен также поддерживать цифровые операции и связь на кристалле.

Исследователи из IBM Research Europe недавно разработали новый 64-ядерный вычислительный чип со смешанными сигналами в памяти, основанный на устройствах памяти с фазовым изменением, который может лучше поддерживать вычисления глубоких нейронных сетей.Их 64-ядерный чип, представленный в статье в журнале Nature Electronics, на данный момент достиг весьма многообещающих результатов, сохраняя точность алгоритмов глубокого обучения, одновременно сокращая время вычислений и энергопотребление.

«Мы изучаем, как использовать устройства фазовой памяти (PCM) для вычислений, более 7 лет, начиная с того момента, когда мы впервые показали, как реализовать нейронные функции с помощью отдельных устройств PCM», — Мануэль Ле Галло, один из авторовгазета, рассказал Tech Xplore.

«С тех пор мы показали, что многие приложения могут получить выгоду от использования устройств PCM в качестве вычислительных элементов, таких как научные вычисления и глубокий вывод нейронных сетей, для чего мы продемонстрировали небольшую или нулевую потерю точности в аппаратных и программных реализациях с использованием прототипов чипов PCM.В этом новом чипе мы хотели сделать шаг вперед к созданию комплексного аналогового ускорителя вывода искусственного интеллекта».

Чтобы создать свой новый вычислительный чип в памяти, Ле Галло и его коллеги объединили ядра на базе PCM с цифровыми вычислительными процессорами, соединив все ядра и цифровые процессоры через внутрикристальную цифровую сеть связи.Их чип состоит из 64 аналоговых ядер на базе PCM, каждое из которых содержит массив синаптических элементарных ячеек размером 256х256 пикселей.

«Мы интегрировали компактные аналого-цифровые преобразователи с синхронизацией по времени в каждое ядро для перехода между аналоговым и цифровым мирами», — объяснил Ле Галло.«Каждое ядро также интегрировано с легкими цифровыми процессорами, которые выполняют функции активации нейронов с выпрямленными линейными единицами (reLU) и операции масштабирования. В середине чипа встроен глобальный цифровой процессор, который реализует сеть долговременной памяти (LSTM)».операции».

Уникальной особенностью чипа команды является то, что содержащиеся в нем ядра памяти и его глобальный процессор связаны между собой цифровой сетью связи.Это позволяет ему выполнять все вычисления, связанные с отдельными слоями нейронной сети, на кристалле, значительно сокращая время вычислений и энергопотребление.

Чтобы оценить свой чип, Ле Галло и его коллеги провели тщательное исследование, запустив на чипе алгоритмы глубокого обучения и проверив его производительность.Результаты их оценки были чрезвычайно многообещающими, поскольку при работе на чипе и тестировании на наборе данных изображений CIFAR-10 глубокие нейронные сети, обученные выполнять задачи распознавания изображений, достигли поразительной точности 92,81%.

«Это самый высокий уровень точности среди всех существующих на данный момент чипов, использующих подобную технологию», — сказал Ле Галло.«В статье мы также показали, как мы можем легко объединить аналоговые вычисления в памяти с несколькими цифровыми процессорами и цифровой коммуникационной структурой. Измеренная пропускная способность на область для 8-битного умножения матрицы ввода-вывода составляет 400 GOPS/мм2Чип более чем в 15 раз превосходит предыдущие многоядерные вычислительные чипы с оперативной памятью на основе резистивной памяти, обеспечивая при этом сопоставимую энергоэффективность».

Недавняя работа IBM Research Europe — это еще один шаг на пути к разработке чипов AIMC, которые могут удовлетворить потребности и требования алгоритмов глубокого обучения.В будущем конструкция, представленная Ле Галло и его коллегами, может быть дополнительно обновлена, чтобы обеспечить еще лучшую производительность.

«Используя опыт, полученный на этом чипе и еще одном 34-элементном чипе, представленном на СБИС в 2021 году, мы разработали сквозную аналоговую архитектуру ускорителя вывода искусственного интеллекта, которая была опубликована ранее в этом году в журнале IEEE Transactions on VLSI-системах», — ЛеГалло добавил.«Наше видение сочетает в себе множество аналоговых вычислительных ячеек в памяти со смесью специализированных цифровых вычислительных ядер, соединенных с массивно-параллельной 2D-сеткой. В сочетании со сложным аппаратным обучением, которое мы разработали в последние годы, мы ожидаем, что этиускорителей для обеспечения программно-эквивалентной точности нейронных сетей для широкого спектра моделей в предстоящие годы».

Больше информации: Мануэль Ле Галло и др., 64-ядерный вычислительный чип со смешанными сигналами в памяти, основанный на памяти с фазовым изменением для глубокого вывода нейронных сетей, Nature Electronics (2023).DOI: 10.1038/s41928-023-01010-1.

Получи бесплатную еженедельную рассылку со ссылками на репозитории и лонгриды самых интересных историй о стартапах 🚀, AI технологиях 👩‍💻 и программировании 💻!
Присоединяйся к тысячам читателей для получения одного еженедельного письма

Подписывайся на нас:

Нашли ошибку в тексте? Напишите нам.

Добавляй ЛРНЧ в свою ленту Google Новостей.
Читайте далее 📖

Изготовление массивов двумерных монокристаллических транзисторов p-типа с полуметаллическими электродами Ван-дер-Ваальса, настроенными на уровень Ферми.

8/26/2023 · 4 мин. чтения

Изготовление массивов двумерных монокристаллических транзисторов p-типа с полуметаллическими электродами Ван-дер-Ваальса, настроенными на уровень Ферми.

6G: инженеры разблокируют следующее поколение беспроводных коммуникаций

5/25/2024 · 4 мин. чтения

6G: инженеры разблокируют следующее поколение беспроводных коммуникаций